Le besoin est d'avoir un signal d'horloge propre mais à fréquence variable, avec un ratio de 50%. Il doit également pouvoir être débrayable pour passer en mode pas-à-pas sans rebond bien sûr, que ce soit à chaque pas ou lors du changement de mode.
En bonus, il serait intéressant de fournir un signal RESET propre qui est activé à la mise sous tension et à chaque fois qu'on appuie sur le bouton RESET.
Notes :
- Chaque signal est fourni en logique positive (actif à l'état haut) et négative (actif à l'état bas)
- Le RESET et le signal d'horloge sont indépendants ce qui signifie que le RESET n'interrompt pas l'horloge.
Ce montage doit rester simple à réaliser (pas de micro-contrôleur par exemple) et fournir une fréquence d'horloge assez lente, disons entre 1 et 100Hz environ, afin de pouvoir montrer le fonctionnement de composants utilisant de la logique séquentielle. Mais regardons comment j'ai fait.
Réalisation
Le schéma général est disponible ci-dessous :